Laporan Akhir 2 M2

   [KEMBALI KE MENU SEBELUMNYA]

 1. Jurnal [kembali]



2. Alat dan Bahan [kembali]

Alat yang digunakan:

  • Software Proteus ver minimal 8.17

Bahan yang digunakan:
  • Power Supply
  • Ground
  • SPDT

  • IC 74LS112

  • Logic Probe

 3. Rangkaian Simulasi  [kembali]



Rangkaian modul



Rangkaian percobaan

 4. Prinsip Kerja Rangkaian [kembali]

Prinsip Kerja T Flip Flop

T Flip Flop sebenarnya bisa diperoleh dari J-K Flip Flop dengan menghubungkan j dan k akan menjadi satu input yaitu T. Pada rangkaian ini, saklar B1 dihubungkan ke set (S),  T dihubungkan ke Vcc sehingga memberi logika 1 ke input (T=1), B0 dihubungkan ke reset (R), dan B2 diabaikan karena don’t care.

Dengan B0=0, maka input reset dalam keadaan aktif, artinya keluaran Q akan dipaksa menjadi 0 secara asinkron, tanpa menunggu pulsa clock. 

Secara umum:

  • Jika T=0, maka setiap tepi clock flip flop tidak berubah (hold).

  • Jika T=1, maka pada setiap falling edge clock, keluaran Q akan toggle.

  • Tetapi pada kondisi khusus percobaan ini, karena reset aktif (B0=0), maka output Q dipaksa 0 meskipun T=1.

 5. Video Rangkaian [kembali]



 6. Analisa [kembali]




7. Link Download [kembali]







Comments

Popular posts from this blog

Mikroprosesor dan Mikrokontroler

KONTROL TANK AIR

MODUL 4 - FILTER